聯合併行處理二級快取

聯合併行處理二級快取：（set-associative）將二級快取劃分不同的片段，在每一片段中包含許多快取線。

功能

當CPU對系統記憶體數據訪問中，除了可在系統記憶體片段中得到一根快取線，還可在二級快取中得到不同快取線，大大加速CPU讀取數據的速度，還可增強對數據的定址能力，減少CPU的運算執行時間。新賽揚CPU中採用4路聯合併行處理的二級快取架構，而毒龍CPU採用的是16路聯合併行處理的二級快取架構。