ADPLL鎖相環(phase-lockedloop):為無線電發射中使頻率較為穩定的一種方法,主要有VCO(壓控振盪器)和PLLIC,壓控振盪器給出一個信號,一部分作為輸出,另一部分通過分頻與PLLIC所產生的本振信號作相位比較,為了保持頻率不變,就要求相位差不發生改變,如果有相位差的變化,則PLLIC的電壓輸出端的電壓發生變化,去控制VCO,直到相位差恢復的目的。能使受控振盪器的頻率和相位均與輸入信號保持確定關係的閉環電子電路。
鎖相環由鑒相器、環路濾波器和壓控振盪器組成。鑒相器用來鑑別輸入信號Ui與輸出信號Uo之間的相位差，並輸出誤差電壓Ud。Ud中的噪聲和干擾成分被低通性質的環路濾波器濾除，形成壓控振盪器（VCO）的控制電壓Uc。Uc作用於壓控振盪器的結果是把它的輸出振盪頻率f。拉向環路輸入信號頻率fi，當二者相等時，環路被鎖定，稱為入鎖。維持鎖定的直流控制電壓由鑒相器提供，因此鑒相器的兩個輸入信號間留有一定的相位差。鎖相環最初用於改善電視接收機的行同步和幀同步，以提高抗干擾能力。20世紀50年代後期隨著空間技術的發展，鎖相環用於對宇宙飛行目標的跟蹤、遙測和遙控。60年代初隨著數字通信系統的發展，鎖相環套用愈廣，例如為相干解調提取參考載波、建立位同步等。具有門限擴展能力的調頻信號鎖相鑒頻器也是在60年代初發展起來的。在電子儀器方面，鎖相環在頻率合成器和相位計等儀器中起了重要作用.
PLL：phaseLockedLoop相同步迴路,鎖相迴路,用來統一整合時脈訊號,使記憶體能正確的存取資料。
直接數字頻率合成(DDS—DigitalDirectFrequencySynthesis)技術是一種新的頻率合成方法，是頻率合成技術的一次革命，JOSEPHTIERNEY等3人於1971年提出了直接數字頻率合成的思想，但由於受當時微電子技術和數位訊號處理技術的限制，DDS技術沒有受到足夠重視，隨著電子工程領域的實際需要以及數字積體電路和微電子技術的發展，DDS技術日益顯露出它的優越性。
DDS是一種全數位化的頻率合成器，由相位累加器、波形ROM、D/A轉換器和低通濾波器構成。時鐘頻率給定後，輸出信號的頻率取決於頻率控制字，頻率解析度取決於累加器位數，相位解析度取決於ROM的地址線位數，幅度量化噪聲取決於ROM的數據位字長和D/A轉換器位數。
DDS有如下優點：⑴頻率解析度高，輸出頻點多，可達個頻點(N為相位累加器位數)；⑵頻率切換速度快，可達us量級；⑶頻率切換時相位連續；⑷可以輸出寬頻正交信號；⑸輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用；⑹可以產生任意波形；⑺全數位化實現，便於集成，體積小，重量輕，因此八十年代以來各國都在研製和發展各自的DDS產品，如美國QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。這些DDS晶片的時鐘頻率從幾十兆赫茲到幾百兆赫茲不等，晶片從一般功能到集成有D/A轉換器和正交調製器。
PLL：PhaseLockedLogic相同步邏輯
鎖相環的用途是在收、發通信雙方建立載波同步或位同步。因為它的工作過程是一個自動頻率（相位）調整的閉合環路，所以叫環。鎖相環分模擬鎖相環和數字鎖相環兩種。
模擬鎖相環主要由相位參考提取電路、壓控振盪器、相位比較器、控制電路等組成。壓控振盪器輸出的是與需要頻率很接近的等幅信號，把它和由相位參考提取電路從信號中提取的參考信號同時送入相位比較器，用比較形成的誤差通過控制電路使壓控振盪器的頻率向減小誤差絕對值的方向連續變化，實現鎖相，從而達到同步。
數字鎖相環主要由相位參考提取電路、晶體振盪器、分頻器、相位比較器、脈衝補抹門等組成。分頻器輸出的信號頻率與所需頻率十分接近，把它和從信號中提取的相位參考信號同時送入相位比較器，比較結果示出本地頻率高了時就通過補抹門抹掉一個輸入分頻器的脈衝，相當於本地振盪頻率降低；相反，若示出本地頻率低了時就在分頻器輸入端的兩個輸入脈衝間插入一個脈衝，相當於本地振盪頻率上升，從而達到同步。
