雙連線埠存儲器

由於中央處理器(CPU)和主存儲器是用不同的材料製成的,因而它們之間在速度上是不匹配的,更何況在一個CPU周期中可能需要幾個存儲器字.這種情況變成為限制高速計算機的主要問題.
 為了使CPU不致因為等待存儲器讀寫操作的完成而無事可做,可以採取一些加速CPU和存儲器之間有效傳輸的特殊措施:
 （1）採用更高速的主存儲器，或加長存儲器的字長；
 （2）採用並行操作的雙連線埠存儲器；
 （3）在CPU和主存儲器之間插入一個高速緩衝存儲器（Cache），以縮短讀出時間；
 （4）在每個存儲器周期中存取幾個字．(採用交叉存儲器)
1.雙連線埠存儲器的邏輯結構
雙連線埠存儲器是指同一個存儲器具有兩組相互獨立的讀寫控制線路,由於進行並行的獨立操作，是一種高速工作的存儲器。
2K×16位雙連線埠存儲器IDT7133的邏輯功能方框圖演示
當兩個連線埠的地址不相同時，在兩個連線埠上進行讀寫操作，一定不會發生衝突。當任一連線埠被選中驅動時，就可對整個存儲器進行存取，每一個連線埠都有自己的片選控制和輸出驅動控制。
2.無衝突讀寫控制
當兩個連線埠的地址不相同時，在兩個連線埠上進行讀寫操作，一定不會發生衝突。當任一連線埠被選中驅動時，就可對整個存儲器進行存取，每一個連線埠都有自己的片選控制和輸出驅動控制。
3.有衝突的讀寫控制
 當兩個連線埠同時存取存儲器同一存儲單元時，便發生讀寫衝突。為解決此問題，特設定了BUSY標誌。由片上的判斷邏輯決定對哪個連線埠優先進行讀寫操作，而暫時關閉另一個被延遲的連線埠。
總之，當兩個連線埠均為開放狀態（BUSY為高電平）且存取地址相同時，發生讀寫衝突．此時判斷邏輯可以使地址匹配或片使能匹配下降至5ns，並決定對哪個連線埠進行存取．