肖脫基勢壘

肖脫基勢壘

肖脫基勢壘是金屬和半導體相接觸時在半導體內形成的勢壘。

肖脫基勢壘

正文

金屬和半導體相接觸時在半導體內形成的勢壘。圖1示意地畫出了金屬和 N型半導體之間形成的肖脫基勢壘。最初認為肖脫基勢壘起因於金屬和半導體具有不同的功函式,它們相接觸時產生的接觸電勢差;近年來的實驗表明,半導體表面態對勢壘的形成有極重要的影響。

肖脫基勢壘肖脫基勢壘
利用金屬半導體接觸製作的檢波器很早就套用於電工和無線電技術之中,如何解釋金屬半導體接觸時表現出的整流特性,在20世紀30年代吸引了不少物理學家的注意。德國的W.H.肖脫基、英國的N.F.莫脫、蘇聯的Б.И.達維多夫發展了基本上類似的理論,其核心就是在界面處半導體一側存在有勢壘,後人稱為肖脫基勢壘,圖2示意地說明如何用肖脫基勢壘模型解釋整流特性,其中J肖脫基勢壘代表金屬中電子越過勢壘ψm熱發射到半導體中的電流,J肖脫基勢壘代表半導體中的電子越過勢壘qVD熱發射到金屬中的電流。圖2a表示沒有外加電壓的平衡情況,J肖脫基勢壘與J肖脫基勢壘相抵,總電流為零。圖2b表示正向偏壓的情況,這時半導體側勢壘高度降低,J肖脫基勢壘(同時也是總電流)隨外加電壓指數增長。圖2c表示加反向偏壓的情況,勢壘高度qVD增加,J肖脫基勢壘隨外加電壓指數減小,總電流趨向飽和值J肖脫基勢壘

肖脫基勢壘肖脫基勢壘
肖脫基勢壘肖脫基勢壘
金屬半導體接觸的整流性質類似於PN結,可以做成肖脫基勢壘二極體。但是它又具有不同於PN結的特點;沒有非平衡載流子的存儲效應,正嚮導通電壓低,因而在微波技術和高速積體電路中有重要的套用。
當半導體摻雜濃度很高的時候,肖脫基勢壘區寬度減小,電子可以藉助隧道效應穿過勢壘,如圖3所示。這時不再表現出具有整流性質,而接觸成為歐姆接觸。
參考書目
 E. H. Rhoderick, Mctal-Semiconductor Contacts, Clarendon Press, Oxford, 1978.

配圖

相關連線

相關詞條

相關搜尋

熱門詞條

聯絡我們