信號處理
信號處理的本質是信息的變換和提取，是將信息從各種噪聲、干擾的環境中提取出來，並變換為一種便於為人或機器所使用的形式。從某種意義上說，信號處理類似於“沙裡淘金”的過程：它並不能增加信息量（即不能增加金子的含量），但是可以把信息（即金子）從各種噪聲、干擾的環境中（即散落在沙子中）提取出來，變換成可以利用的形式（如金條等）。如果不進行這樣的變換，信息雖然存在，但卻是無法利用的，這正如散落在沙中的金子無法直接利用一樣。
高速實時信號處理是信號處理中的一個特殊分支。它的主要特點是高速處理和實時處理，被廣泛套用在工業和軍事的關鍵領域，如對雷達信號的處理、對通信基站信號的處理等。高速實時信號處理技術除了核心的高速DSP技術外，還包括很多外圍技術，如ADC、DAC等外圍器件技術、系統匯流排技術等。
DSP技術
DSP的概念
DSP（digitalsignalprocessor），即數位訊號處理器，是一種專用於數位訊號處理的可程式晶片。它的主要特點是：
①高度的實時性，運行時間可以預測；
②Harvard體系結構，指令和數據匯流排分開（有別於馮·諾依曼結構）；
③RISC指令集，指令時間可以預測；
④特殊的體系結構，適合於運算密集的套用場合；
⑤內部硬體乘法器，乘法運算時間短、速度快；
⑥高度的集成性，帶有多種存儲器接口和IO互聯接口；
⑦普遍帶有DMA通道控制器，保證數據傳輸和計算處理並行工作；
⑧低功耗，適合嵌入式系統套用。
DSP有多種分類方式。其中按照數據類型分類，DSP被分為定點處理器（如ADI的ADSP218x/9x/BF5xx、TI的TMS320C62/C64）和浮點處理器（如ADI的SHARC/TigerSHARC系統、TI的TMS320C67）。
雷達信號處理系統對DSP的要求很高，通常是使用32bit的高端DSP；而且浮點DSP更能滿足雷達信號大動態範圍的要求。
DSP和其他處理器的比較
目前在高性能嵌入系統/實時信號處理領域，占統治地位的處理器是DSP；而目前諸如MCU（微控制器）、GPP/RISC（通用處理器）、FPGA、ASIC等都在分享這一市場。它們在性能、價格、開發難度、功耗等等方面有著不同的特點，因此各自適合不同的市場領域。表1對它們的特點進行比較。
其中，GPP和MCU和DSP一樣都可以通過高層語進行編程；而FPGA則需要硬體描述語言進行開發設計；ASIC則屬於功能定製產品。它們和DSP有著很大區別，主要在於GPP多用於通用計算機，內部採用馮·諾依曼結構，只有處理核心沒有DMA控制器，沒有豐富的IO設備接口，不適合實時處理，而且功率很大，如Intel的CPU的功耗多在20～100W左右，PowerPC的功耗最小也要5～10W，而且DSP可以做到1～2W。而MCU主要用於嵌入式系統的控制，沒有計算和處理能力。就信號處理能力而言，DSP最適合信號處理的前端，GPP/RISC處理器比較適合複雜算法或者混合信號處理與數據處理的場合。
DSP的發展和趨勢
1982年TI公司推出了世界上第一款成功商用的DSP－TMS320C10。在上世紀90年代，DSP技術有很大的發展，出現了幾款典型的DSP，主要有ADI公司的ADSP2106x/ADSP21160和TI公司的TMS320C62x/C67x。ADI的DSP具有出色的浮點處理能力，多用於雷達/聲納等信號處理；獨特的多DSP互聯能力（匯流排直接互聯和Link口互聯），使它們被稱為“多DSP系統的實現標準”。而TI公司的DSP則更注重單片的處理能力，在民用高端DSP市場占有很大份額。
進入21世紀，DSP在各方面性能都有了飛躍。ADI公司推出TigerSHARC系列，TS101主頻達到300MHz，目前已經得到大量的套用；2003年推出最新的TS201，主頻達到600MHz，處理能力為3.6GFLOPS，是當前處理能力最強的浮點DSP之一。TI公司則推出了C64系列，2004年初已經公布了1GHz的TMS320C6416的技術是目前少數突破1GHz的DSP之一，定點處理能力達到8000MIPS。目前TS201和1GHzC64都仍處於工程樣品階段，ADI公司預計在2004年8月正式量產TS201。
目前DSP的發展趨勢是向速度更快、集成度更高的方向發展。DSP將會在其內部集成特殊的運算單元，以適合矩陣運算等運算密集的特殊算法。另外，光DSP（ODSP，OpticalDSP）也將成為一個新的發展熱點。ODSP採用光調製矩陣進行光速級的矢量和矩陣的運算。目前以色列的LENSLET公司公布的ODSP原型機Enlight256，處理能力相當於1GHzC64的1000倍。
當前DSP性能狀態和比較
目前主流DSP的技術性能目前主流DSP的技術性能
PowerPC系列雖然屬於MPU，但是由於它的出色處理性能，而且低功耗（相對於Intel的CPU）等特點，使得它非常適合嵌入式的實時信號處理系統中，目前PowerPC處理器在國際上軍用信號處理市場占有大部分市場。但由於PowerPC畢竟屬於MPU，在結構上和DSP有些差異，例如它沒有內部DMA控制器、IO處理器、存儲器外設接口，核心在計算的同時，還需要負責讀取數據，使得整個處理時間加長。因此雖然PowerPC系列有著標稱值很高的指標，但是對於需要持續實時信號處理的系統並不一定都合適。下面簡單給出一個TS101、C64和MPC7410的比較結論：
①TigerSHARC適合於多DSP互聯、動態範圍大、頻寬處理量比較平均的持續實時信號處理系統；
②TMS320C64適合於動態範圍不大、對DSP片間互聯要求不高的持續實時信號處理系統；
③MPC7410適合於動態範圍大、對DSP片間互聯要求不高、頻寬處理量比較小的事後數據處理系統。
外圍器件
外圍技術
基於DSP的高速實時信號處理系統功能框圖基於DSP的高速實時信號處理系統功能框圖
外圍電路可以分成幾類：
①模擬信號數位訊號的轉換電路，ADC、DAC、DDS等；
②用於數位訊號下變頻和上變頻的DDC、DDU；
③緩衝和存儲電路，RAM、FIFO等；
④邏輯控制和協處理器，CPLD和FPGA；
⑤通信接口電路，光纖、LVDS等。
ADC器件技術狀態和趨勢
ADC器件對處理系統起到關鍵作用，影響到系統的可實現性和系統的性能。ADC器件由其內部構造不同，可以分成串並行和全並行。前者通過多級串列的逐次比較，可以很好地提供ADC量化精度，但缺點是速率較慢；目前500MHz以下的ADC多是採用這種類型。後者是將輸入模擬信號同時和2N個比較器比較，並行產生量化值，因此也稱為FlashADC；這種ADC器件可以實現很高頻率的模數轉換，但是缺點是精度較低，而且功耗很大。
串並行ADC以ADI公司的AD6645為例，可以實現最大採樣率105msps，14bit量化精度。全並行ADC以ATMEL公司的TS83102G0為例，可以實現最大採樣率2GSPS，10bit量化精度，採用LVDS接口，功耗只有4.6W。
目前ADC器件發展的趨勢是：
①高輸入頻寬、高採樣速率、高量化精度；
②對外接口電平發展為LVDS等高速電平；
③低功耗、多通道集成、多功能集成。
DAC器件技術狀態和趨勢
DAC器件在系統中的作用和ADC相反，所以其內部結構和ADC也相反的過程。目前DAC的指標相對ADC要更高一些，例如ADI公司的AD736可以實現1.2GSPS的轉換速率，精度為14bit，對外接口採用DDR方式的LVDS電平；而其功耗卻只有0.55W。
當前DAC的發展趨勢是：
①高速、高精度、低功耗；
②多功能集成，如增加濾波器；
③接口電平採用高速協定：LVDS、DDR等技術。
RAM、FIFO技術
存儲器技術目前的技術狀態是同步技術、雙沿和多沿傳輸技術的廣泛套用。
目前同步靜態存儲器成為高速、大容量SRAM中的主要力量，例如SBSRAM、ZBTSRAM等同步SRAM，時鐘頻率可以高達200MHz以上。另外，新型DDRSRAM、甚至QDRSRAM，可以在一個時鐘周期內傳輸2個或者4個數據，這將大大提高SRAM的讀寫頻寬。
而動態RAM中，由於DDR技術的套用，使得存儲速率可以達到每線400Mb/s；而且由於新的晶片封裝技術和製造工藝的套用，使得單片DRAM的容量越來越大，目前單片最大1Gbit的DDRSDRAM已經大量套用。
目前常用的FIFO器件仍然是高速同步FIFO，同步時鐘可以達到100MHz以上。目前出現了DDR接口的FIFO器件，可以達到250MHz以上，大大提高了頻寬。
目前存儲器發展的主要趨勢是：
①高速、大頻寬：採用DDR、QDR等技術，甚至LVDS等接口電平邏輯；
②低功耗、高密度：採用更新的晶片封裝和製造工藝，提高單片容量、降低功耗。
CPLD、FPGA技術
CPLD和FPGA一直是數字電路中的重要成員。傳統的小規模的CPLD大多實現邏輯控制和邏輯轉換的功能；而目前大規模的FPGA則通常實現更加複雜的算法、信號處理等工作，它們的效率往往要高於DSP很多。
目前FPGA的技術已經達到了千萬門級的水平，而且通常嵌入一些信號處理的功能模組，如DSP模組、存儲器模組、Gbit串列收發模組等等；另外目前FPGA的另一大技術特點是FPGA的IO管腳支持越來越多的電平協定。這些技術的出現使得目前SOPC的系統設計大大增加。
目前CPLD和FPGA的重要廠商仍然是Xilinx、Altera和Lattice。它們的典型高端器件如：VirtexII/VirtexIIPro、Stratix/StratixGX、ISPGDX等器件。它們共同的特徵是：
①大規模、超大規模的門數設計；
②內嵌大容量SRAM、DSP模組、硬體乘加器等資源；
③具有高速串列通信的硬體模組，如Xilinx的RocketIO可到10Gb/s。
光纖通信
光纖通信是利用光來傳輸信息的一種傳輸方式。由於光信號的特點，決定了光纖傳輸有很多天生的優點：
①容許頻頻寬，傳輸容量大；
②單波長光纖傳輸系統的傳輸速率一般為2.5Gb/s和10Gb/s，多模為1.0625Gb/s和1.25Gb/s；
③損耗小，中繼距離很長且誤碼率很小，傳輸距離從幾百米到幾公里；
④抗電磁干擾性能好；
⑤無串音干擾，保密性好；
⑥光纖線徑細、重量輕、柔軟；
⑦光纖的原材料資源豐富，用光纖可節約金屬材料；
⑧耐腐蝕力強、抗核輻射、能源消耗小。
光纖傳輸在很早就被用於電信系統的中繼傳輸中，但直到最近幾年才被廣泛套用在嵌入式系統的數據傳輸中，例如FibreChannel、光纖乙太網等技術。目前這些光纖傳輸技術的頻寬已經可以到達10Gb/s以上。
基於低壓差分電平的串列傳輸技術
低壓差分電平協定是目前比較流行的一種電平形式，它具有擺幅小、抗干擾強、輻射小等優點，廣泛套用於高速數位訊號的傳輸協定中；例如LVDS協定就是滿足最流行的傳輸協定之一，它的共模電壓為1.2V，差模電壓為350mV，傳輸速率可以達到上Gb/s。目前很多第三代互聯技術都是以低壓差分電平一些為基礎，例如RAPIDIO協定、InfiniBand協定等等。
而基於低壓差分電平的串列傳輸協定，更是將銅線傳輸頻寬提高到一個前所未有的水平。採用了時鐘打包和時鐘恢復技術的串列傳輸協定，不用再考慮數據線和時鐘線之間的skew和Jitter等問題，更容易提高傳輸速率，而且減少線對數量，降低實現成本。通過對信號的預加重和均衡處理，目前串列RapidIO協定可以支持3.125Gb/s，而Xilinx公司的RocketIO接口可以實現單線對10Gb/s的串列傳輸速率。這種技術目前已經逐步成熟，將會大量套用於板內、底板間、機箱間等大量高速數據傳輸的場合。
系統設計
隨著處理系統規模的增大，系統設計時通常被分成多個較獨立的功能模組。匯流排技術就是為了解決系統各模組之間的管理、控制、通信等問題而產生的。早期的系統由於功能較簡單，故很多系統採用了自定義匯流排的方式，即用戶根據自己系統的要求設計一套滿足特定功能的匯流排。隨著信號處理技術的發展，自定義匯流排對系統的使用和擴展帶來了很大的制約，而且每個新系統的開發時間和開發成本都難以降低。
隨後在DSP信號處理系統中使用標準匯流排系統的思路被提出，所謂標準匯流排系統就是滿足一定工業標準或國際標準的匯流排（如PCI匯流排）。這種方式可以提供很多優點。
（1）提供DSP系統的通用、標準的擴展和互聯能力。
①匯流排接口邏輯的統一標準；
②板卡物理尺寸和結構的統一標準；
③使DSP系統便於擴展、互聯和快速構建平台。
（2）提供DSP系統方便的控制界面和用戶界面。
標準匯流排系統的計算機平台可以通過標準匯流排對DSP系統進行控制、管理和設定。
（3）提供DSP板卡之間的通信、傳輸方式。
板卡之間通過標準匯流排互聯，便於通信。
（4）節省開發時間、降低開發成本。
可以選擇很多商用的標準匯流排產品（COTS）來實現用戶系統。
標準匯流排的發展和當前技術
標準匯流排性能對比表標準匯流排性能對比表
目前工業中較為流行的標準匯流排有多種：ISA匯流排、PCI匯流排、cPCI匯流排、VME匯流排、PC104等。
ISA匯流排目前已經基本被淘汰。PCI匯流排隨著PC市場的發展而迅速壯大起來，成為目前技術最先進、套用最廣、支持最多的匯流排之一。但由於PCI匯流排標準的物理結構，限制了它在環境惡劣的工業領域尤其是軍事領域中的套用。而基於PCI匯流排邏輯協定的cPCI匯流排標準，卻能很好的彌補這個問題。因為cPCI匯流排除了機械標準外，其他都是採用PCI的標準；而機械標準是採用歐洲卡標準，具有很強的加固能力；因此cPCI匯流排可套用到任何惡劣環境的工業系統和軍用系統中。
VME匯流排則是最老牌的系統匯流排，它是Motorola等幾家大公司在80年代初提出的一種獨立於DSP的匯流排標準，而且在機械結構方面同樣也是採用了歐洲卡的標準。由於美國軍方在早期大量使用基於VME標準的產品，因此VME標準匯流排目前仍是世界範圍內軍用系統的最大標準。
在2000年左右，工業界掀起了一場匯流排之爭“THEBUSWAR”，主要的爭論就是cPCI和VME匯流排誰會在未來的系統中取得絕對的地位。但是3年過去了，爭論還是沒有結果。在技術方面cPCI雖然領先於現在的VME標準，但是VITA組織發起的“VME復興”計畫，也可以在一定程度上繼續提高VME的頻寬等性能。而且由於軍方用戶更多的考慮系統投入的繼承性，因此他們不會輕易的放棄原有的VME匯流排而轉向cPCI匯流排。反而倒是那些從事先期研究工作和開發全新項目的人員會更多的選擇cPCI匯流排。另外，從國內的開發技術角度上分析，cPCI匯流排要比VME匯流排更容易開發和掌握。因為畢竟前者在通信業廣泛套用，在國內的技術支持會更好。
毫無疑問在今後的一段時間內，PCI、cPCI、VME三種匯流排仍然會繼續共同存在。但是它們各自都將有很大的發展。基本的發展趨勢是提高傳輸頻寬。但實現方式可能由現在的匯流排形式過渡為基於點對點的交換式互聯方式。例如PCI發展為PCI-Express，cPCI在原來匯流排標準基礎上，提出擴展規範，增加交換協定（如PICMG2.16是基於乙太網的擴展，PICMG2.18是基於RapidIO協定的擴展）；另外PICMG組織在2002年提出的ATCA標準，將完全拋棄匯流排形式的互聯，轉向交換式互聯技術。VME標準管理組織VITA提出的VME復興計畫中，也採用了交換式互聯技術補充或者替代現有的VME64x匯流排（如VITA41、VITA46標準）。
發展及套用
嵌入式並行DSP處理系統技術的發展
MIMP並行DSP體系的結構圖MIMP並行DSP體系的結構圖
嵌入式信號處理系統已經發展了很多年，期間經歷了3個過程。
最初的系統採用完全定製的功能設計，根據算法確定硬體系統的結構和實現方法；這種系統往往效率很高、實時性好，但靈活性很差，不易擴展和通用。
上世紀80年代後期，隨著DSP、FPGA等可程式器件技術的發展，系統的並行性和靈活性開始受到重視。期間出現了很多細粒度的脈動陣列（systolic）結構、wavefront結構處理系統和粗粒度的多處理器等系統。它們的靈活性、可程式性有很大提高，但是在可擴展性方面比較差。
到90年代後期，雷達系統向多功能、多模式的方向發展，雷達處理系統的設計思想也發生了改變，人們開始探討研製通用數位訊號處理系統的可能性，並提出了“軟體雷達”的概念。新一代的雷達信號處理系統希望具有標準化、可擴展、可重構的特點，系統的各個功能單元可以統一由通用的模組承擔，通過軟體編程，或者簡單的硬體擴展，能夠進行快速的系統重構，適應不同雷達體制下的信號處理任務。這無疑可以大大縮短系統的開發周期，節省研製經費。目前該思路的發展方向是採用COTS產品構建高性能的嵌入式並行DSP處理系統，最早期代表系統是LockheedMartin公司的HPSC（highperformancescalablecomputingsystem）系統。
所謂COTS（commercialoff-theshelf）產品通常是指具有一定獨立功能、具有標準的匯流排協定和接口形式的模組化電路產品。它不是針對某種套用開發的，而是作為一個公司的通用產品出現。目前國際上有很多公司都專門從事COTS產品的開始和生產工作，而且有很多公司專門從事基於COTS產品的嵌入式系統集成工作，如Mercury,RadStone等等。目前這種設計思路和產品已經成為國外軍用處理系統的主流方式。
北京理工大學雷達技術研究所在近20年的實時信號處理研究的基礎上，設計出了一套標準化、模組化、可擴展、可重構的雷達數位訊號處理系統。該系統採用了一種多層次互聯、混合併行模式的並行dsp架構——MIMP（multi-layerinterconnection、mixingparallelprocessing）結構，如圖8所示。該系統參考了COTS產品設計思想，採用先進的匯流排技術和互聯技術以及DSP技術，構建了一個適合雷達信號處理的硬體平台，可以用於快速構建功能複雜的雷達處理系統。
基於標準技術的COTS產品設計和開發
上述標準化、模組化、可擴展、可重構的雷達數位訊號處理系統在技術上的特點是：
①採用標準cPCI匯流排作為基本互聯方式；
②採用ADI公司的Link口作為高速實時互聯協定；
③採用自定義的高精度定時同步網路作為整體系統的統一的同步控制；
④採用6UcPCI板卡和PMC子板兩種標準的物理接口形式；
⑤處理節點基本採用ADI的SHARC和TigerSHARC系列DSP，以及大規模FPGA；
⑥並行方式採用共享存儲器方式和基於訊息傳遞方式的結合；
⑦採用標準的商用cPCI機箱作為實現平台，使用不同功能的COTS產品實現不同系統。
該系統的COTS產品主要分為幾種功能類型：
（1）處理單元，如通用ADSP21160處理板、通用TigerSHARC處理板等；
（2）IO單元，如100MHzADCPMC板，500MHzADCPMC板，光纖接口PMC板等；
（3）特殊功能單元，如定時同步PMC板，海量電存儲板等。
基於COTS產品的系統構建方案
下面以某機載SAR實時成像系統為例，說明這種基於COTS產品構建系統的具體方法。
（1）系統功能指標分析。
該機載SAR系統指標如下：
①工作模式：正側視條帶成像；
②分辨力：1m×1m（詳查），3m×3m（普查）；
③成像區寬度：1km（詳查），3km（普查）；
④最大作用距離：20km。
根據上述功能要求和技術指標，先分析系統採用的算法和處理流程，然後估計出系統的處理量和處理粒度，以確定處理單元的選擇。然後根據系統對外接口的要求，選擇IO單元的類型和指標。
（2）COTS產品選擇。
根據上述指標具體分析之後，得到本處理系統的硬體結構如下：
①DSP處理板：6塊通用ADSP21160處理板，總處理能力120億浮點處理/s（6UcPCI）；
②雙通道500MHz高速ADC板卡（6UcPCI）；
③ADC數據輸入接口板（PMC）；
④圖像結果輸出接口板（外購）（PMC）；
⑤上位機主控單元（CPU板）（外購）；
⑥8槽標準6UcPCI機箱：1個CPU板、1個ADC板、6個DSP板。
在選擇COTS產品時，可以通過外購其他公司的標準COTS產品來彌補一些功能的缺陷。
（3）系統的實現。
採用上述硬體資源，在標準cPCI平台上實現互聯，就可以實現該SAR實時成像系統的硬體平台
