概述
邊界掃描在晶片級層次上嵌入測試電路，以形成全面的電路板級測試協定。利用邊界掃描－－自1990年以來的行業標準IEEE 1149.1－－您甚至能夠對最複雜的裝配進行測試、調試和在系統設備編程，並且診斷出硬體問題。
邊界掃描的優先：
通過提供對掃描鏈的IO的訪問，可以消除或極大地減少對電路板上物理測試點的需要，這就會顯著節約成本，因為電路板布局更簡單、測試夾具更廉價、電路中的測試系統耗時更少、標準接口的使用增加、上市時間更快。除了可以進行電路板測試之外，邊界掃描允許在PCB貼片之後，在電路板上對幾乎所有類型的CPLD和快閃記憶體進行編程，無論尺寸或封裝類型如何。在系統編程可通過降低設備處理、簡化庫存管理和在電路板生產線上集成編程步驟來節約成本並提高產量。
邊界掃描原理
IEEE 1149.1 標準規定了一個四線串列接口（第五條線是可選的），該接口稱作測試訪問連線埠（TAP），用於訪問複雜的積體電路（IC），例如微處理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位暫存器和狀態機，以執行邊界掃描功能。在TDI（測試數據輸入）引線上輸入到晶片中的數據存儲在指令暫存器中或一個數據暫存器中。串列數據從TDO（測試數據輸出）引線上離開晶片。邊界掃描邏輯由TCK（測試時鐘）上的信號計時，而且TMS（測試模式選擇）信號驅動TAP控制器的狀態。TRST（測試重置）是可選項。在PCB上可串列互連多個可兼容掃描功能的IC，形成一個或多個掃描鏈，每一個鏈都由其自己的TAP。每一個掃描鏈提供電氣訪問，從串列TAP接口到作為鏈的一部分的每一個IC上的每一個引線。在正常的操作過程中，IC執行其預定功能，就好像邊界掃描電路不存在。但是，當為了進行測試或在系統編程而激活設備的掃描邏輯時，數據可以傳送到IC中，並且使用串列接口從IC中讀取出來。這樣數據可以用來激活設備核心，將信號從設備引線傳送到PCB上，讀出PCB的輸入引線並讀出設備輸出。
