概述
歐姆接觸指的是它不產生明顯的附加阻抗，而且不會使半導體內部的平衡載流子濃度發生顯著的改變。
條件
欲形成好的歐姆接觸，有二個先決條件：
（1）金屬與半導體間有低的勢壘高度(BarrierHeight)
（2）半導體有高濃度的雜質摻入(N≧10EXP12cm-3)
區別
前者可使界面電流中熱激發部分(ThermionicEmission)增加;後者則使半導體耗盡區變窄，電子有更多的機會直接穿透(Tunneling)，而同時使Rc阻值降低。
若半導體不是矽晶，而是其它能量間隙(EnergyGap)較大的半導體(如GaAs)，則較難形成歐姆接觸(無適當的金屬可用)，必須於半導體表面摻雜高濃度雜質，形成Metal-n+-norMetal-p+-p等結構。
理論
任何兩種相接觸的固體的費米能級（Fermilevel）（或者嚴格意義上，化學勢）必須相等。費米能級和真空能級的差值稱作功函式。接觸金屬和半導體具有不同的功函，分別記為φM和φS。當兩種材料相接觸時，電子將會從低功函（高費米能級）一邊流向另一邊直到費米能級相平衡。從而，低功函的材料將帶有少量正電荷而高功函材料則會變得具有少量電負性。最終得到的靜電勢稱為內建場記為Vbi。這種接觸電勢將會在任何兩種固體間出現並且是諸如二極體整流現象和溫差電效應等的潛在原因。內建場是導致半導體連線處能帶彎曲的原因。明顯的能帶彎曲在金屬中不會出現因為他們很短的禁止長度意味著任何電場只在接觸面間無限小距離記憶體在。
歐姆接觸或肖特基勢壘形成於金屬與n型半導體相接觸。
歐姆接觸或肖特基勢壘形成於金屬與p型半導體相接觸。在經典物理圖像中，為了克服勢壘，半導體載流子必須獲得足夠的能量才能從費米能級跳到彎曲的導帶底。穿越勢壘所需的能量φB是內建勢及費米能級與導帶間偏移的總和。同樣對於n型半導體，φB=φM−χS當中χS是半導體的電子親合能（electronaffinity），定義為真空能級和導帶（CB）能級的差。對於p型半導體，φB=Eg−(φM−χS)其中Eg是禁頻寬度。當穿越勢壘的激發是熱力學的，這一過程稱為熱發射。真實的接觸中一個同等重要的過程既即為量子力學隧穿。WKB近似描述了最簡單的包括勢壘穿透幾率與勢壘高度和厚度的乘積指數相關的隧穿圖像。對於電接觸的情形，耗盡區寬度決定了厚度，其和內建場穿透入半導體內部長度同量級。耗盡層寬度W可以通過解泊松方程以及考慮半導體記憶體在的摻雜來計算:
在MKS單位制ρ是淨電荷密度而ε是介電常數。幾何結構是一維的因為界面被假設為平面的。對方程作一次積分，我們得到
積分常數根據耗盡層定義為界面完全被禁止的長度。就有
其中V(0)=Vbi被用於調整剩下的積分常數。這一V(x)方程描述了插圖右手邊藍色的斷點曲線。耗盡寬度可以通過設定V(W)=0來決定，結果為
對於0<x<W，ρ=eNdopant是完全耗盡的半導體中離子化的施主和受主淨電荷密度Ndopant以及e是電荷。ρ和Vbi對於n型半導體取正號而對於p型半導體取負號，n型的正曲率V''(x)和p型的負曲率如圖所示。
從這個大概的推導中可注意到勢壘高度（與電子親和性和內建場相關）和勢壘厚度（和內建場、半導體絕緣常數和摻雜密度相關）只能通過改變金屬或者改變摻雜密度來改變。總之工程師會選擇導電、非反應、熱力學穩定、電學性質穩定且低張力的接觸金屬然後提高接觸金屬下方區域摻雜密度來減小勢壘高度差。高摻雜區依據摻雜種類被稱為n+或者p+。因為在隧穿中透射係數與粒子質量指數相關，低有效質量的半導體更容易被解除。另外，小禁帶半導體更容易形成歐姆接觸因為它們的電子親和度（從而勢壘高度）更低。
上述簡單的理論預言了φB=φM−χS，因此似乎可以天真的認為功函靠近半導體的電子親和性的金屬通常應該容易形成歐姆接觸。事實上，高功函金屬可以形成最好的p型半導體接觸而低功函金屬可以形成最好的n型半導體接觸。不幸的是實驗表明理論模型的預測能力並不比上述論斷前進更遠。在真實條件下，接觸金屬會和半導體表面反應形成具有新電學性質的複合物。界面處一層污染層會非常有效的增加勢壘寬度。半導體表面可能會重構成一個新的電學態。接觸電阻與界面間化學細節的相關性是導致歐姆接觸製造工藝可重複性為如此巨大的製造挑戰的原因。
實驗特性
接觸電阻可以通過比較比較帶有歐姆表的四探針測量（four-probemeasurement）和簡單的兩探針測量結果來粗略估計。在兩探針測量中，測量電流導致同時跨越探針和接觸的勢降，從而這些元件的電阻與真是元間的電阻是串聯而不可分離的。在四探針測量中，一對探針用於注入測量電流同時另一對並聯的探針用於測量跨越器件的勢降。在四探針情形下，沒有通過電壓測量探針的勢降因而接觸電阻降並不包括其中。從兩極法和四極法推導的電阻差值是對接觸電阻合理準確的測量假設探針電阻足夠小而忽略不計。特性接觸電阻可以通過乘以接觸面積來得到。
隨著積體電路製備過程的發展，遠更複雜的接觸電阻測量被使用，最流行的方法即為傳輸線測量。傳輸線測量的基本思路是描繪類似接觸之間同寬不同長度的條狀電阻值。結果曲線的斜率是塊狀薄膜電阻率（resistivity）的函式而截距即為接觸電組（resistance）。
製備
歐姆接觸製備是材料工程里研究很充分而不太有未知剩餘的部分。可重複且可靠的接觸製備需要極度潔淨的半導體表面。例如，因為天然氧化物會迅速在矽表面形成，接觸的性能會十分敏感地取決於製備準備的細節。
接觸製備的基礎步驟是半導體表面清潔、接觸金屬沉積、圖案製造和退火。表面清潔可以通過濺射蝕刻、化學蝕刻、反應氣體蝕刻或者離子研磨。比如說，矽的天然氧化物可以通過蘸氫氟酸（HF）來去除，而砷化鎵（GaAs）則更具代表性的通過蘸溴化甲醇來清潔。清潔過後金屬通過濺射、蒸發沉積或者化學氣相沉積（CVD）沉積下來。濺射是金屬沉積中比蒸發沉積更快且更方便方法但是等離子帶來的離子轟擊可能會減少表面態或者甚至顛倒表面電荷載流子的類型。正因為此更為平和且依然快速的CVD是更加為人所傾向的方法。接觸的圖案製造是通過標準平版照相術來完成的，比如剝落中接觸金屬是通過沉積於光刻膠層孔洞之中並稍後取出光刻膠來完成的。沉積後接觸的退火能有效去除張力並引發有利的金屬和半導體之間的反應。
存在問題
而在具體製作M-S歐姆接觸時，為了使接觸良好，以減小接觸電阻，往往在金屬與半導體接觸之後還需要進行退火處理，這就會帶來若干問題。對於用得較多的金屬電極材料Al，當把Al-Si接觸系統放在N2氣中加熱到475oC時，幾分鐘後Al即可穿過其表面上很薄的自然氧化層而到達Si表面，並與Si相互擴散、很好地熔合成一體，能夠得到很好的歐姆接觸；但是，如果採用Al在淺n-p結或淺p-n結上來製作歐姆接觸的話，那就容易產生很大的弊病——出現毛刺，這會使p-n結髮生穿通或短路（這是由於在接觸面上Al、Si原子的不均勻相互擴散所致）；解決此問題的一個辦法就是在金屬Al中加入少量的Si，以抑制在退火時出現毛刺。
在現代IC工藝中，Al不能完全滿足要求。因為在IC工藝中，當歐姆接觸形成之後還需要施行500oC以上的其它工藝步驟，而Al-Si接觸系統承受不了這么高溫度的處理，則難以滿足熱穩定性的要求。所以，在IC中往往改用難熔金屬（Mo、Ta、Ti、W）的矽化物來製作歐姆接觸，這樣可以獲得很高的溫度穩定性。不僅如此，而且這種矽化物還能夠改善歐姆接觸的性能。例如，對於使用最為廣泛的金屬矽化物TiSi2，由於在把Si上的Ti膜經熱處理而形成TiSi2的過程中，將要消耗掉半導體表面上的一薄層Si，從而也就相應地去掉了Si片表面上的缺陷和一些沾污，所以能夠獲得乾淨、平整、性能良好的歐姆接觸。因此，難熔金屬的矽化物是一種較好的歐姆接觸金屬材料。
改進措施
除了採用高摻雜和引入複合中心這些措施來實現歐姆接觸以外，採用窄帶隙半導體構成的緩變異質結，也可以實現對寬頻隙半導體的歐姆接觸。譬如利用MBE技術製作的n-InAs/n-GaAs或者n-Ge/n-GaAs異質結，就是很好的歐姆接觸。
Si和GaAs器件及其IC的歐姆接觸技術已經比較成熟，但是對於在p型Ⅲ-Ⅴ族半導體上的歐姆接觸還不太容易做好，因為在退火時或在空氣中時，p型Ⅲ-Ⅴ族半導體（如p-AlGaAs）的表面要比n型的表面更容易氧化。此外，對於許多寬頻隙半導體（如CdS、AlN、SiC、GaN）的歐姆接觸，在技術上尚很不成熟，其原因是這種半導體的自補償作用（即大量的晶體本徵缺陷對於施主雜質或者對於受主雜質的自發補償作用）很嚴重，它們是所謂單極半導體，從外面摻入再多的雜質也難以改變其電阻率，更難以改變其型號，所以想要利用高摻雜來獲得歐姆接觸是很困難的；這裡一種可行的辦法就是加上一層高摻雜（型號相同）的窄帶隙半導體、構成一個異質結來實現歐姆接觸。
重要性
接觸電阻相關聯的RC時間常數會限制器件的頻率回響。引線電阻的充電與放電高時鐘速率的數字電子設備能量耗散的主要原因。接觸電阻在非常見半導體製成的低頻和模擬電路中通過焦耳熱的形式導致能量耗散（比如太陽能電池）。金屬接觸製備方法的建立是任何新興半導體科技發展的重要部分。金屬接觸的電遷移與分離成層也是電子器件壽命的限制因素之一。
