存儲匯流排

存儲匯流排是指令和數據向CPU傳遞時的通道。 中央處理器CPU通過存儲匯流排和主存儲器和高速顯示卡傳輸數據。 CPU和主存儲器之間的信息交換是通過數據匯流排和地址匯流排進行的。

存儲匯流排是指令和數據向CPU傳遞時的通道。
中央處理器CPU通過存儲匯流排和主存儲器和高速顯示卡傳輸數據。
存儲匯流排由許多條並行排列的傳輸數據的線路組成，細分為三組：數據匯流排（用於傳遞數據）；地址匯流排（用於傳遞主存儲器的地址）；控制匯流排（用於各種內部控制指令的傳遞）。
CPU和主存儲器之間的信息交換是通過數據匯流排和地址匯流排進行的。當CPU需要信息時，它需要給出地址信息。讓主存儲器讀取信息先要把地址送入地址匯流排，並通過控制匯流排發出一個“讀”信號。這些信號轉送到主存儲器，將制定地址連續的幾個存儲單元讀出，送到數據匯流排。然後，CPU就可以由數據匯流排得到數據了。寫入動作也類似。由讀寫操作過程可以看出，當CPU把地址送出後，經過若干時間後才能夠從數據匯流排得到讀出的數據，這是由主存儲器的工作速度和數據匯流排的工作速度決定的。
匯流排傳遞都採用並行傳遞方式。數據匯流排寬度一半是由CPU晶片的數據寬度決定的。目前CPU一般採用32位或64位的數據匯流排。數據匯流排的寬度決定了通過它一次傳遞數據量的大小。