同步時序邏輯電路

一、電平異步時序電路的設計步驟概述
電平異步時序電路的設計是電路分析的逆過程，即是由邏輯問題的描述，產生實現邏輯功能的電路，其主要設計步驟如下。
第一步：根據問題的邏輯要求，建立原始流程表。
第二步；將原始流程表簡化，得到最簡流程表。
第三步：對最簡流程表進行狀態分配及不穩定狀態的輸出指定。
第四步：寫出激勵狀態和輸出狀態表達式。
第五步：畫出邏輯電路圖。
下面對上述設計步驟分別予以介紹。
二、 建立原始流程表
建立原始流程表時，必須弄清所有可能的狀態轉移關系，並把它們無遺漏地反映在流程表中。通常，可以把邏輯問題的文字說明直接轉換成原始流程表。但對初學者來說，還需藉助時間圖和流程表。例如，根據邏輯功能要求，先畫出典型的輸入輸出時間圖，再逐步形成和完善原始流程表。也可以根據邏輯功能的要求，先作出總態圖，然後再由總態圖形成原始流程表。下面通過具體例子介紹由時間圖和總態圖作出原始流程表的方法。
解 根據時間圖建立流程表，一般分為3步。
第一步：依題意畫出典型輸入輸出波形，如圖5-6-1所示。
第二步：將時間圖中的穩定狀態填入。
原始流程表的祖應列中，得到表5-6-1所示的部分流程表
第三步：完善部分流程表。
因為時間圖是由典型輸入、輸出序列構成的，並不一定完全反映電路中所有輸入的變化情況，所以需要進一步完善部分流程表，即將各種輸入下的輸出情況都考慮到。
完善部分流程表的方法是，從每一行的穩態出發，根據邏輯功能要求考慮當輸入作相鄰變化時，電路的輸出應取何值，據此在相應位置填寫不穩定狀態或者增加新的狀態行，滿足題意要求的完整流程表如表5-6-2所示。
同理，在總態(01，6)和(10，6)處分別填寫"5／-"和"4／-"。
由於電乎異步時序電路不允許兩個輸入信號同時跳變，因此，在與穩定狀態不相鄰的列內填寫任意狀態／任意輸出"-／-"。例如，在總態(11，1)處填寫"-／-"。
將這6個狀態填入原始流程表中相應位置，如表5-6-3所示。
第三步，完善原始流程表。
根據圖5-6-2(d)所示總態圖中的狀態轉移關係，
在表5-6-3的相應位置處填入過渡狀態(不穩定狀態)和任意狀態，得到完整的原始流程表如表5-6-4所示。
以上介紹的兩種建立原始流程表的方法，可分別用於不同邏輯功能要求的電平異步時序電路的設計。有時也可將兩種方法結合起來建立原始流程表。
(End)