差分線

差分信號在高速電路設計中套用越來越廣泛,如USB、HDMI、PCI、DDR*等,承載差分信號的差分線主要優勢有:抗干擾能力強,能有效抑制EMI、時序定位精確等,對於PCB工程師來說,最關注的是如何確保在實際走線中能完全發揮差分線的這些優勢。

PADS中布差分線

定義差分對定義差分對

(1)定義差分對信號:在Router中,同時選定需要走差分線的網路(Net),右擊後選擇Make Differential Net,如右圖所示。

(2)打開項目瀏覽器Project Explorer視窗,展開Net Objects樹形列表下的Differential Pairs項,剛剛定義的差分對DM<->DP就在這裡,選定該差分對後右擊選擇Properties,如右下圖所示。

設定屬性設定屬性

(3)在彈出的對話框中,可設定相應的線寬及線距,此處分別設定為8與6(8:8:6)。點擊OK,即完成差分對的定義。線寬及線距影響差分線的阻抗,其值可由Polar SI8000軟體粗略估算一下,對於阻抗要求高的可與PCB廠家溝通確定。

開始布差分線開始布差分線

(4)選擇其中的一個引腳,按F3或單擊工具列上 圖示,即可開始差分對布線(與常規布線一致),如上圖所示。

結束差分對布線結束差分對布線

(5)在終端處需要分開布線,右擊後選擇彈出選單中的Route separately,如左圖所示。

完成後完成後
蛇形差分線蛇形差分線

(6)按如上操作後,按常規走線完成即可,如上圖所示。

至此已經完成了差分線的走線,有些讀者可能會見過一些如DDR*的板子,差分線也走了蛇形線,如右圖所示。其實將蛇形線與差分線兩個結合起來是很容易做到的,這裡就不贅述了。

Protel中布差分線

Protel中布差分線

Allegro中布差分線

Allegro中布差分線

相關詞條

熱門詞條

聯絡我們