IBIS模型

IBIS(Input/Output Buffer Information Specification)模型是一種基於V/I 曲線的對I/O BUFFER 快速準 確建模的方法,是反映晶片驅動和接收電氣特性的一種國際標準,提供一種標準的檔案格式來記錄如驅動源輸出阻抗、上升/下降時間及輸入負載等參數,非常適合做振盪和串擾等高頻效應的計算與仿真。

相關介紹

歷史

IBIS 規範最初由一個被稱為IBIS 開放論壇的工業組織編寫,這個組織是由一些EDA 廠商、計算機製造商、半導體廠商和大學組成的。IBIS 的版本發布情況為:1993 年4 月第一次推出Version1.0 版,同年6 月經修改後發布了Version1.1版,1994 年6 月在San Diego 通過了Version2.0 版,同年12 月升級為Version2.1 版,1995 年12 月其Version2.1 版成 為ANSI/EIA-656 標準,1997 年6 月發布了Version3.0 版,同年9 月被接納為IEC 62012- 1 標準,1998 年升級為Version3.1 版,1999 年1 月推出了當前最新的版本Version3.2版。

套用

IBIS 本身只是一種 檔案格式,它說明在一標準的IBIS 檔案中如何記錄一個晶片的驅動器和接收器的不同參數,但並不說明這些被記錄的參數如何使用,這些參數需要由使用IBIS 模型的仿真工具來讀取。欲使用IBIS 進行實際的仿真,需要先完成以下四件工作:

(1)獲取有關晶片驅動器和接收器的原始信息源;

(2)獲取一種將原始數據轉換為IBIS 格式的方法;

(3)提供用於仿真的可被計算機識別的布局布線信息;

(4)提供一種能夠讀取IBIS 和布局布線格式並能夠進行分析計算的軟體工具。

適用情況和工作原理

IBIS 是一種簡單直觀的 檔案格式,很適合用於類似於Spice(但不是Spice,因為IBIS 檔案格式不能直接被Spice 工具讀取)的 電路仿真工具。它提供驅動器和接收器的行為描述,但不泄漏電路內部構造的智慧財產權細節。換句話說,銷售商可以用IBIS 模型來說明它們最新的門級設計工作,而不會給其競爭對手透露過多的產品信息。並且,因為IBIS 是一個簡單的模型,當做簡單的帶負載仿真時,比相應的全Spice 三極體級模型仿真要節省10~15 倍的計算量。

IBIS 提供兩條完整的V-I 曲線分別代表驅動器為高電平和低電平狀態,以及在確定的轉換速度下狀態轉換的曲線。V-I 曲線的作用在於為IBIS 提供保護二極體、TTL 圖騰柱驅動源和射極跟隨輸出等非線性效應的建模能力。

優缺點分析

優點

由上可知,IBIS 模型的優點可以概括為:

1、在I/O 非線性方面能夠提供準確的模型,同時考慮了封裝的寄生參數與ESD 結構;

2、提供比結構化的方法更快的仿真速度;

3、可用於 系統板級或多板 信號完整性分析仿真。可用IBIS 模型分析的信號完整性問題包

括:串擾、反 射、振盪、上沖、下沖、不匹配阻抗、傳輸線分析、 拓撲結構分析。IBIS 尤

其能夠對高速振盪和串擾進行準確精細的仿真,它可用於檢測最壞情況的 上升時間條件下的

信號行為及一些用物理測試無法解決的情況;

4、模型可以免費從半導體廠商處獲取,用戶無需對模型付額外開銷;

5、兼容工業界廣泛的仿真平台。

缺點

當然,IBIS 不是完美的,它也存在以下缺點:

1、多晶片廠商缺乏對IBIS 模型的支持。而缺乏IBIS 模型,IBIS 工具就無法工作。雖然

IBIS 檔案可以手工創建或通過Spice 模型自動轉換,但是如果無法從廠家得到最小上升時

間參數,任何轉換工具都無能為力

2、IBIS 不能理想地處理 上升時間受控的驅動器類型的電路,特別是那些包含複雜反饋的電

路;

3、IBIS 缺乏對地彈噪聲的建模能力。IBIS 模型2.1 版包含了描述不同管腳組合的互感,

從這裡可以提取一些非常有用的地彈信息。它不工作的原因在於建模方式,當輸出由高電平

向低電平跳變時,大的地彈電壓可以改變輸出驅動器的行為。

相關詞條

相關搜尋

熱門詞條

聯絡我們