內容提要
本書是作者多年使用VHDL進行大規模電子自動化(EDA)積體電路設計和教學經驗的總結。作者共使用了219個實例程式(其中153個完整程式)來討論VHDL用於硬體系統設計的各個方面。本書還引入了很多當前硬體設計領域流行的套用,所以既具有實用性,也具有時效性。
VHDL是IEEE標準之一,並且已經成為我國高校電子、電氣和微電子專業高年級學生的必修課程。該書的宗旨是幫助硬體設計工程師學習如何用VHDL進行設計建模。對硬體系統設計的每個層次的VHDL描述加以指導,包括從設計方法到門級設計、實現等方面,告訴設計者如何簡潔、高效、正確地寫
圖書目錄
第1章 引言
1. 1 硬體描述語言
1. 2 VHDL語言的產生及發展
1. 3 VHDI語言的特點
1. 4 VHDI語言的開發環境
1. 5 小結
第2章 VHDL程式基本結構
2. 1 VHDL程式的基本單元
2. 2 設計實體
2. 2. 1 類屬和連線埠說明
2. 2. 2 連線埠模式
2. 2. 3 實體說明部分
2. 2. 4 實體語句部分
2. 3 設計結構體
2. 3. I 結構體命名
2. 3. 2 定義語句 更多
