內容簡介
邏輯設計基礎（第7版）由Charles H.Roth,Jr.和Larry L.Kinney共同編著的Fundamentals of Logic Design是有關數字邏輯設計的重要著作之一，在國外有很高的地位和很強的影響力，是國外眾多高校“數字邏輯設計”課程採用的經典教材。隨著數字邏輯設計技術的不斷發展與更新，本書至今已經過多次修訂和出版。本書在第6版的基礎上增刪了部分內容，特別是增加了大量的練習題，同時也修正了舊版中存在的問題。 本書面向數字邏輯設計的第一門課程，所以本書對該課程中涉及的基礎概念和基本理論知識進行了深入的闡述。
圖書目錄
第1章數制系統與轉換
學習目標
學習指導
1.1數字系統與開關電路
1.2數制系統與轉換
1.3二進制運算
1.4負數的表示
1.5二進制編碼
習題
第2章布爾代數
學習目標
學習指導
2.1介紹
2.2基本運算
2.3布爾表達式和真值表
2.4基本定理
2.5交換律、結合律、分配律與德摩根定律
2.6化簡定理
2.7展開及因式分解
2.8布爾表達式求反
習題
第3章布爾代數(續)
學習目標
學習指導
3.1表達式的展開及因式分解
3.2異或與同或運算
3.3蘊含定理
3.4開關表達式的代數化簡
3.5等式成立的證明
循序漸進練習
習題
第4章布爾代數的套用、最小項與最大項展開式
學習目標
學習指導
4.1文字描述向布爾表達式的轉化
4.2用真值表設計組合邏輯
4.3最小項與最大項展開式
4.4標準最小項與最大項展開式
4.5非完全給定函式
4.6真值表構建實例
4.7二進制加法器與減法器的設計
習題
第5章卡諾圖
學習目標
學習指導
5.1開關函式的最簡形式
5.2二變數卡諾圖和三變數卡諾圖
5.3四變數卡諾圖
5.4用基本首要蘊含項確定最簡表達式
5.5五變數卡諾圖
5.6卡諾圖的其他套用
5.7卡諾圖的其他形式
循序漸進練習
習題
第6章奎因麥克拉斯基...
學習目標
學習指導
6.1首要蘊含項的確定
6.2首要蘊含項表
6.3Petrick方法
6.4非完全給定函式的化簡
6.5採用代入變數的卡諾圖化簡
6.6小結
循序漸進練習
習題
第7章多級門電路/與非門和或非門
學習目標
學習指導
7.1多級門電路
7.2與非門和或非門
7.3兩級與非門和或非門電路設計
7.4多級與非門和或非門電路設計
7.5用門的替代符號轉換電路
7.6二級、多輸出電路的設計
7.7多輸出與非門和或非門電路
習題
第8章用門電路設計和模擬組合電路
學習目標
學習指導
8.1複習組合電路設計
8.2使用扇入受限的門設計電路
8.3門延遲和時序圖
8.4組合邏輯的冒險
8.5邏輯電路的仿真與測試
習題
設計題
第9章多路選擇器、解碼器和可程式邏輯器件
學習目標
學習指導
9.1簡介
9.2多路選擇器
9.3三態緩衝器
9.4解碼器和編碼器
9.5隻讀存儲器
9.6可程式邏輯器件
9.7複雜可程式邏輯器件
9.8現場可程式門陣列
習題
第10章VHDL的介紹
學習目標
學習指導
10.1組合電路的VHDL描述
10.2多路選擇器的VHDL模型
10.3VHDL模組
10.4信號與常量
10.5數組
10.6VHDL運算符
10.7包與庫
10.8IEEE標準邏輯
10.9VHDL代碼的編譯與仿真
習題
設計題
第11章鎖存器與觸發器
學習目標
學習指導
11.1簡介
11.2SR鎖存器
11.3門控鎖存器
11.4邊沿觸發D觸發器
11.5SR觸發器
11.6JK觸發器
11.7T觸發器
11.8帶有附加輸入端的觸發器
11.9異步時序電路
11.10小結
習題
循序漸進練習
第12章暫存器與計數器
學習目標
學習指導
12.1暫存器和暫存器傳輸
12.2移位暫存器
12.3二進制計數器的設計
12.4其他序列的計數器
12.5套用SR觸發器和JK觸發器設計計數器
12.6觸發器輸入方程的推導——小結
習題
第13章時序電路分析
學習目標
學習指導
13.1序列奇偶校驗器
13.2信號跟蹤及時序圖分析
13.3狀態轉換表與狀態轉換圖
13.4時序電路的通用模型
循序漸進練習
習題
第14章狀態轉換圖與狀態轉換表的推導
學習目標
學習指導
14.1序列檢測器的設計
14.2更複雜的設計問題
14.3構建狀態轉換圖的方法
14.4串列數據代碼的轉換
14.5字母數字狀態轉換圖示注
14.6不完全確定的狀態轉換表
循序漸進練習
習題
第15章狀態轉換表的化簡及狀態賦值
學習目標
學習指導
15.1冗餘狀態的消除
15.2等價狀態
15.3使用隱含表確定狀態的等價性
15.4等價的時序電路
15.5化簡不完全確定的狀態表
15.6觸發器輸入方程式的推導
15.7等價狀態的賦值
15.8狀態賦值的方法
15.9單躍變狀態賦值的使用
習題
第16章時序電路設計
學習目標
學習指導
16.1時序電路設計方法小結
16.2設計實例——代碼轉換器
16.3疊代電路的設計
16.4使用ROM和PLA設計時序電路
16.5使用CPLD設計時序電路
16.6使用FPGA設計時序電路
16.7時序電路的仿真與測試
16.8計算機輔助設計概述
設計題
補充習題
第17章時序邏輯中的VHDL
學習目標
學習指導
17.1使用VHDL進程建立觸發器模型
17.2使用VHDL進程建立暫存器和計數器模型
17.3使用VHDL進程建立組合邏輯模型
17.4時序機建模
17.5VHDL代碼的綜合
17.6更多關於進程和順序語句的內容
習題
仿真習題
第18章算術運算電路
學習目標
學習指導
18.1帶累加器的串列加法器
18.2二進制乘法器的設計
18.3二進制除法器的設計
循序漸進練習
習題
第19章使用SM圖的狀態機設計
學習目標
學習指導
19.1狀態機圖
19.2SM圖的導出
19.3SM圖的實現
習題
第20章數字系統設計中的VHDL
學習目標
學習指導
20.1串列加法器的VHDL代碼
20.2二進制乘法器的VHDL代碼
20.3二進制除法器的VHDL代碼
20.4擲骰子遊戲模擬器的VHDL代碼
20.5結束語
習題
實驗設計習題
附錄
附錄AMOS及CMOS邏輯
附錄BVHDL語言小結
附錄C編寫可綜合的VHDL代碼的提示
附錄D定理的證明
附錄E精選的學習指導和習題的答案
參考文獻
