下降沿觸發

數字電路中,數字電平從高電平(數字“1”)變為低電平(數字“0”)的那一瞬間叫作下降沿。 下降沿觸發是當信號有下降沿時的開關動作,當電位由高變低而觸發輸出變化的就叫下降沿觸發。也就是當測到的信號電位是從高到低也就是下降時就觸發,叫做下降沿觸發。

基本解釋

數字電路中,數字電平從高電平(數字“1”)變為低電平(數字“0”)的那一瞬間叫作下降沿。 下降沿觸發是當信號有下降沿時的開關動作,當電位由高變低而觸發輸出變化的就叫下降沿觸發。也就是當測到的信號電位是從高到低也就是下降時就觸發,叫做下降沿觸發。

硬體描述語言

在Verilog HDL等硬體描述語言中,最常用的兩種事件分為電平觸發和邊沿觸發,其中邊沿觸發即包括上升沿觸發、下降沿觸發。下降沿觸發的寫法是在符號“@“之後加上”negedge 信號名”,其中“negedge”表示信號的下降沿。

套用示例

在電子電路中,有許多觸發器採用下降沿觸發方式,例如主從RS觸發器(如下圖)、下降沿JK邊沿觸發器等(詳見JK觸發器) 。

主從RS觸發器 主從RS觸發器

相關詞條

熱門詞條

聯絡我們