圖書信息
書 名: ESD電路與器件
作 者：(美國)沃爾德曼
出版時間： 2008年07月
ISBN: 9787121065699
開本： 16開
定價: 45.00 元
內容簡介
《ESD電路與器件》譯自美國沃爾德曼著《ESD CIRCUITS AND DEVICES》一書。《ESD電路與器件》系統地介紹了抗靜電放電（ESD）電路設計和版圖設計，並給出了大量實例。主要內容有：ESD中的基本概念及ESD的設計方法；採用MOS管和二極體的ESD設計的解析模型和實驗結果；各種ESD電路網路及套用；ESD輸入電路及ESD電源鉗位網路等。
作者簡介
沃爾德曼博士1979年在巴法羅大學獲得工學學士學位；1981年在麻省理工學院獲得電氣工程碩士學位；在IBM實習項目的幫助下，1986年在佛蒙特州大學獲得工程物理學碩士，1991年獲得博士學位。在麻省理工學院他是電漿聚變中心和高電壓研究實驗室(HvRL)的成員。
圖書目錄
第1章 靜電放電
1.1 電流和靜電放電
1.1.1 電流和靜電
1.1.2 靜電放電
1.1.3 主要的ESD專利、發明和創新
1.1.4 ESD失效機制
1.2 ESD設計基本概念
1.2.1 ESD設計概念
1.2.2 對外部事件的器件回響
1.2.3 可選電路環路
1.2.4 開關
1.2.5 電流通路的去耦
1.2.6反饋環路的去耦
1.2.7 電源軌的去耦
1.2.8 局部和全局分布
1.2.9 寄生元件的使用
1.2.10 緩衝
1.2.11 鎮流
1.2.12 半導體器件、電路或晶片功能的不使用部分
1.2.13 浮置和非浮置網路間的阻抗匹配
1.2.14 非連線結構
1.2.15 虛擬結構和虛擬電路的使用
1.2.16 非縮小源事件
1.2.17 面積有效性
1.3 時間常數
1.3.1 靜電和靜磁時間常數
1.3.2 熱學時間常數
1.3.3 熱學物理時間常數
1.3.4 半導體器件時間常數
1.3.5 電路時間常數
1.3.6 晶片級時間常數
1.3.7 ESD時間常數
1.4 電容、電阻和電感和ESD
1.4.1 電容
1.4.2 電阻
1.4.3 電感
1.5 ESD和經驗法則
1.6 集總—分散式分析和ESD
1.6.1 電流和電壓分布
1.6.2 集總系統與分散式系統
1.6.3 分散式系統：梯形網路分析
1.6.4 電阻-電感-電容（RLC）分散式系統
1.6.5 電阻-電容（RC）分散式系統
1.6.6 電阻-電導（RG）分散式系統
1.7 ESD度量和品質因數
1.7.1 晶片層面上的ESD度量
1.7.2 電路層面的ESD度量
1.7.3 ESD器件度量
1.7.4 ESD品質和可靠性的商業度量
1.8 ESD方案十二步形成法
1.9 本章小結
習題
參考文獻
第2章 設計綜合
2.1 半導體晶片ESD保護的結構和綜合
2.2 電學連線和空間連線
2.2.1 電學連線
2.2.2 熱連線
2.2.3 空間連線
2.3 ESD保護、閂鎖效應和噪聲
2.3.1 噪聲
2.3.2 閂鎖效應
2.4 接口電路和ESD元件
2.5 ESD電源鉗位網路
2.6 ESD軌至軌器件
2.6.1 ESD軌至軌網路的放置
2.6.2 外圍和陣列I/O
2.7 保護環
2.8 焊盤、浮動焊盤和無連線焊盤
2.9 連線焊盤下的結構
2.10 本章小結
習題
參考文獻
第3章 ESD設計：MOSFET電路設計
3.1 基本ESD設計概念
3.1.1 溝道長度和線寬控制
3.1.2 ACLV控制
3.1.3 MOSFET ESD設計實例
3.2 ESD MOSFET設計：溝道寬度
3.3 ESD MOSFET設計：接觸孔
3.3.1 柵極到接觸孔的間距
3.3.2 接觸孔間距
3.3.3 端部接觸
3.3.4 接觸孔到單指邊緣
3.4 ESD MOSFET設計：金屬分布
3.4.1 MOSFET金屬線設計和電流分布
3.4.2 MOSFET階梯形網路模型
3.4.3 MOSFET連線：非並行電流分布
3.4.4 MOSFET連線：並行電流分布
3.5 ESD MOSFET設計：矽化物掩模板
3.5.1 矽化物掩模板設計
3.5.2 跨源漏的矽化物掩模設計
3.5.3 覆蓋柵的矽化物掩模板設計
3.5.4 矽化物與分割
3.6 ESD MOSFET設計：串聯共源共柵結構
3.6.1 串聯共源共柵結構的MOSFET
3.6.2 完整的共源共柵MOSFET
3.7 ESD MOSFET設計：耦合和鎮流技術的叉指設計
3.7.1 柵極通過鎮流電阻接地的MOSFET
3.7.2 柵極和軟襯底地之間接鎮流電阻的MOSFET
3.7.3 源柵耦合的多米諾鎮流電阻的MOSFET結構
3.7.4 MOSFET源啟動柵自舉鎮流電阻的叉指結構
3.7.5 MOSFET源啟動柵自舉利用二極體電阻鎮流的叉指MOSFET
3.8 ESD MOSFET設計：封閉的漏極設計參數
3.9 ESD MOSFET互連鎮流設計
3.10 MOSFET設計：源和漏的分割
3.11 本章小結
習題
參考文獻
第4章 ESD設計：二極體設計
4.1 ESD二極體設計：ESD的基礎
4.1.1 ESD設計的基本概念
4.1.2 ESD二極體設計：ESD二極體工作原理
4.2 ESD二極體設計：陽極
4.2.1 p+陽極擴散的寬度效應
4.2.2 p+陽極接觸
4.2.3 p+陽極金屬矽化區邊緣設計
4.2.4 p+陽極和n+陰極的隔離間距
4.2.5 p+陽極的邊端效應
4.2.6 圓形和八邊形ESD二極體設計
4.3 ESD二極體設計：互連線
4.3.1 並行布線設計
4.3.2 反並行布線設計
4.3.3 量化錐形並行和反並行布線
4.3.4 連續錐形反並行和並行布線
4.3.5 中心饋電垂直（側邊）布線設計
4.3.6 均勻金屬寬度垂直（側邊）設計
4.3.7 T形延伸垂直（側邊）布線
4.3.8 鍵合焊盤下的金屬設計
4.4 ESD二極體設計：多晶矽界定的二極體設計
4.5 ESD二極體結構設計： n阱二極體設計
4.5.1 n阱二極體連線設計
4.5.2 n阱接觸密度
4.5.3 n阱ESD設計，保護環和毗鄰結構
4.6 ESD二極體的設計：n+/p襯底二極體設計
4.7 ESD二極體設計：二極體串
4.7.1 ESD設計：二極體串電流-電壓關係
4.7.2 多I/O環境下的二極體串元件
4.7.3 焊盤集成
4.7.4 ESD設計：二極體串設計——達林頓放大器
4.7.5 ESD設計：二極體串設計——面積比
4.8 ESD二極體設計：三阱二極體
4.9 ESD設計：BiCMOSESD設計
4.9.1 高阻注入子集電極的p+/n阱二極體ESD結構
4.9.2 採用深槽（DT）隔離結構的STI界定的p+/n阱二極體
4.9.3 採用槽（TI）隔離結構的STI界定的p+/n阱二極體
4.10 本章小結
習題
參考文獻
第5章絕緣體上矽（SOI）ESD設計
5.1 SOI ESD基本概念
5.2 SOI ESD設計：帶體接觸的MOSFET（T形版圖）
5.3 SOI ESD設計：SOI橫向二極體結構
5.3.1 SOI橫向二極體設計
5.3.2 SOI橫向二極體周長設計
5.3.3 SOI橫向二極體溝道長度設計
5.3.4 SOI橫向二極體p+/n-/n+二極體結構
5.3.5 SOI橫向二極體p+/p-/n+二極體結構
5.3.6 SOI橫向二極體p+/p-/n-/n+二極體結構
5.3.7 無柵SOI橫向p+/p-/n-/n+二極體結構
5.3.8 SOI橫向二極體結構和SOI MOSFET暈
5.4 SOI ESD設計：掩埋電阻（BR）元件
5.5 SOI ESD設計：SOI動態閾值電壓MOSFET（DTMOS）
5.6 SOI ESD設計：雙-柵（DG）MOSFET
5.7 SOI ESD設計：FinFET（非平面雙柵）結構
5.8 SOI ESD設計：襯底結構
5.9 SOI ESD設計：SOI-to-BULK接觸結構
5.10 本章小結
習題
參考文獻
第6章 片外驅動（OCD）和ESD
6.1 片外驅動（OCD）
6.1.1 OCD I/O標準和ESD
6.1.2 OCD：ESD設計基礎
6.1.3 OCD：CMOS非對稱上拉/下拉
6.1.4 OCD：CMOS對稱上拉/下拉
6.1.5 OCD：Gunning接收電路邏輯（GTL）
6.1.6 OCD：高速收發器邏輯（HSTL）
6.1.7 OCD：短截線串聯端接邏輯（SSTL）
6.2 片外驅動：混合電壓接口
6.3 片外驅動自偏置阱OCD網路
6.3.1 OCD：自偏置阱OCD網路
6.3.2 自偏置阱OCD網路的ESD保護網路
6.4 片外驅動：可程式阻抗（PIMP）OCD網路
6.4.1 OCD：可程式阻抗（PIMP）OCD網路
6.4.2 針對PIMP OCD的ESD輸入保護網路
6.5 片外驅動：通用OCD
6.6 片外驅動：門陣列OCD設計
6.6.1 門陣列OCD ESD設計實現
6.6.2 門陣列OCD設計：未使用元件的利用
6.6.3 門陣列OCD設計：未使用元件的阻抗匹配
6.6.4 OCD ESD設計：多指MOSFET上的電源軌
6.7 片外驅動：柵調製網路
6.7.1 OCD柵調製MOSFET ESD網路
6.7.2 OCD簡化柵調製網路
6.8 片外驅動ESD設計：耦合與鎮流技術的綜合
6.8.1 帶有二極體的MOSFET 源極啟動的柵自舉電阻鎮流多指MOSFET
6.8.2 MOSFET源極啟動柵自舉電阻鎮流多指MOSFET
6.8.3 柵耦合多米諾效應電阻鎮流 MOSFET
6.9 片外驅動ESD的設計：襯底調製的電阻鎮流MOSFET
6.10 本章小結
習題
參考文獻
第7章 接收電路和ESD
7.1 接收電路和ESD
7.1.1 接收電路及其接收電路延時
7.1.2 接收電路性能和ESD負載效應
7.2 接收電路和ESD
7.2.1 接收電路和HBM
7.2.2 接收電路和CDM
7.3 接收電路及其發展
7.3.1 帶有半通傳輸門的接收電路
7.3.2 帶有全通傳輸門的接收電路
7.3.3 接收電路、半通傳輸門和保持網路
7.3.4 接收電路、半通傳輸門和改進的保持器網路
7.4 偽零VT半通傳輸門的接收電路
7.5 零傳輸門接收電路
7.6 泄放電晶體接收電路
7.7 具有測試功能的接收電路
7.8 施密特觸發器反饋網路的接收電路
7.9 雙極性電晶體接收電路
7.9.1 雙極性單端接收電路
7.9.2 雙極性差分接收電路
7.10 本章小結
習題
參考文獻
第8章 SOI ESD電路和設計整合
8.1 SOI ESD設計整合
8.1.1 SOI ESD設計相對於體CMOS ESD設計的優點
8.1.2 SOI相對於體CMOS 在ESD設計版圖上的缺點
8.1.3 SOI設計版圖：T形版圖風格
8.1.4 SOI設計版圖：混合電壓接口（MVI）T形版圖風格
8.2 SOI ESD設計：二極體設計
8.3 SOI ESD二極體設計：混合電壓接口（MVI）環境
8.4 具有鋁互連的SOI CPU中的SOI ESD網路
8.5 銅（Cu）互連的SOI ESD設計
8.6 柵電路中的SOI ESD設計
8.7 SOI及動態閾值ESD網路
8.8 SOI技術及各種ESD問題
8.9 本章小結
習題
參考文獻
第9章 ESD電源鉗位
9.1 ESD電源鉗位設計準則
9.2 ESD電源鉗位：基於二極體
9.2.1 ESD電源鉗位：串聯二極體作為核心鉗位
9.2.2 ESD電源鉗位：串聯二極體為核心鉗位——金屬包層設計理念
9.2.3 ESD電源鉗位：串聯二極體作為核心鉗位——升壓設計理念
9.2.4 ESD電源鉗位：串聯二極體串作為核心鉗位——懸臂設計理念
9.2.5 ESD電源鉗位：三阱串聯二極體作為核心鉗位
9.2.6 ESD電源鉗位：SOI串聯二極體ESD電源鉗位
9.3 ESD電源鉗位：基於MOSFET
9.3.1 CMOS RC觸發MOSFET ESD電源鉗位
9.3.2 混合電壓接口RC觸發ESD電源鉗位
9.3.3 電壓觸發的MOSFET ESD電源鉗位
9.3.4 改善的RC觸發的MOSFET ESD電源鉗位
9.3.5 RC網路觸發的MOSFET ESD電源鉗位布局
9.4 ESD電源鉗位：基於雙極性電晶體
9.4.1 雙極性ESD電源鉗位：電壓觸發ESD電源鉗位
9.4.2 雙極性ESD電源鉗位：齊納擊穿電壓觸發
9.4.3 雙極性ESD電源鉗位：BVCEO電壓觸發ESD電源鉗位
9.4.4 雙極性ESD電源鉗位：混合電壓接口正偏電壓和BVCEO擊穿綜合的
雙極性ESD電源鉗位
9.4.5 雙極性ESD電源鉗位：超低壓正偏電壓觸發器
9.4.6 雙極性ESD電源鉗位：容性觸發
9.5 ESD電源鉗位：基於整流器的矽控整流器
9.6 本章小結
習題
參考文獻
