簡述
時域是描述數學函式或物理信號對時間的關係。例如一個信號的時域波形可以表達信號隨著時間的變化。
若考慮離散時間，時域中的函式或信號，在各個離散時間點的數值均為已知。若考慮連續時間，則函式或信號在任意時間的數值均為已知。
在研究時域的信號時，常會用示波器將信號轉換為其時域的波形。
特性
時域是真實世界，是惟一實際存在的域。因為我們的經歷都是在時域中發展和驗證的，已經習慣於事件按時間的先後順序地發生。而評估數字產品的性能時，通常在時域中進行分析，因為產品的性能最終就是在時域中測量的。
圖與例
如圖2-1典型的時鐘波形
由上圖可知，時鐘波形的兩個重要參數是時鐘周期和上升時間。圖中標明了1GHz時鐘信號的時鐘周期和10-90上升時間。下降時間一般要比上升時間短一些，有時會出現更多的噪聲。
時鐘周期就是時鐘循環重複一次的時間間隔，通常用ns度量。時鐘頻率Fclock，即1秒鐘內時鐘循環的次數，是時鐘周期Tclock的倒數。
Fclock=1/Tclock
上升時間與信號從低電平跳變到高電平所經歷的時間有關，通常有兩種定義。一種是10-90上升時間，指信號從終值的10%跳變到90%所經歷的時間。這通常是一種默認的表達方式，可以從波形的時域圖上直接讀出。第二種定義方式是20-80上升時間，這是指從終值的20%跳變到80%所經歷的時間。
時域波形的下降時間也有一個相應的值。根據邏輯系列可知，下降時間通常要比上升時間短一些，這是由典型CMOS輸出驅動器的設計造成的。在典型的輸出驅動器中，p管和n管在電源軌道Vcc和Vss間是串聯的，輸出連在這個兩個管子的中間。在任一時間，只有一個電晶體導通，至於是哪一個管子導通取決於輸出的高或低狀態。
